SoC 아키텍처의 분할

본 문서에 기술된 실시예는 시스템 온 칩 집적 회로의 아키텍처를 공통 섀시 상에 패키징될 수 있는 다수의 구별되는 칩렛으로 분할하는 기술을 제공한다. 하나의 실시예에서, 별개로 제조되는 갖가지 실리콘 칩렛으로부터 그래픽 처리 유닛 또는 병렬 프로세서가 조성된다. 칩렛은 더 큰 패키지 내에 다른 칩렛과 함께 조립될 수 있는 로직의 구별되는 유닛을 포함하는 적어도 부분적으로 패키징된 집적 회로이다. 상이한 IP 코어 로직을 가진 칩렛의 갖가지 세트가 단일 디바이스 내에 조립될 수 있다.